Eriemon/verilog-generator

verilog-generator とは？

このスキルは、AIエージェント（Claude Code、Cursor、Codexなど）がVerilog-2001 RTLコードを生成し、FPGA設計ワークフローを支援するためのものです。開発者はこのスキルを使用することで、RTL設計の自動生成、テストベンチの作成、合成可能なコードの提案など、ハードウェア記述言語（HDL）に関連するタスクをエージェントに指示できます。主な用途は、デジタル回路設計の迅速なプロトタイピング、既存モジュールのリファクタリング、合成制約の適用、シミュレーションスクリプトの生成などです。このスキルはVerilog-2001標準に準拠しており、モジュール定義、アサーション、パラメータ化設計など、RTL記述に必要な構文パターンをサポートします。また、エージェントが適切なコーディングスタイルと設計パターンを適用するためのガイドラインを提供し、FPGAベンダー（Xilinx、Intelなど）のツールフローとの互換性を確保します。