VeriFlow-CC: Claude Code 기반 RTL 설계 파이프라인은(는) 무엇을 하나요?
VeriFlow-CC: Claude Code 기반 RTL 설계 파이프라인. 상태 저장, 제로 의존성 LLM 오케스트레이션 기술을 사용하여 아키텍처에서 합성(iVerilog/Yosys)까지 Chip-on-Chat을 자동화합니다. 코드 생성 및 동작 기반 검증을 위한 하위 에이전트 중첩 기능을 제공합니다.
VeriFlow-CC는 Claude Code로 구동되는 RTL 설계 파이프라인입니다. 상태 저장, 제로 의존성 LLM 오케스트레이션 기술을 사용하여 아키텍처에서 합성(iVerilog/Yosys)까지 Chip-on-Chat을 자동화합니다. 코드 생성 및 동작 기반 검증을 위한 하위 에이전트 중첩 기능을 제공합니다.
VeriFlow-CC는 Claude Code와 같은 LLM 기반 에이전트를 위한 전문 기술로, RTL(레지스터 전송 수준) 설계 워크플로우를 완전히 자동화합니다. 이 기술은 아키텍처 정의, RTL 코드 생성, iVerilog를 사용한 시뮬레이션, Yosys를 사용한 합성까지 전체 칩 설계 파이프라인을 단일 대화 세션 내에서 처리합니다. 핵심 강점은 상태 저장 오케스트레이션과 제로 의존성 설계로, 외부 도구나 복잡한 종속성 없이 LLM 자체의 추론 능력만으로 설계 결정을 내리고 검증을 수행합니다. 특히 하위 에이전트 중첩(sub-agent nesting)을 통해 복잡한 설계 작업을 분할하여 코드 생성과 동작 기반 검증을 동시에 진행할 수 있으며, Verilog, SystemVerilog 등 주요 하드웨어 설명 언어를 지원합니다. 하드웨어 설계자, AI 연구자, 반도체 엔지니어에게 적합하며, Claude Code, Cursor, Codex 등 다양한 LLM 플랫폼에서 실행 가능합니다.
npx skills add bjwanneng/veriflow-ccVeriFlow-CC: Claude Code 기반 RTL 설계 파이프라인. 상태 저장, 제로 의존성 LLM 오케스트레이션 기술을 사용하여 아키텍처에서 합성(iVerilog/Yosys)까지 Chip-on-Chat을 자동화합니다. 코드 생성 및 동작 기반 검증을 위한 하위 에이전트 중첩 기능을 제공합니다.
ElevenLabs text-to-speech with mac-style say UX.
Oracle CLI second-model review/debug/refactor/design with selected files, dry-run token checks, API or browser engine.
Capture and automate macOS UI with the Peekaboo CLI.
Generate multiple radically different interface designs for a module using parallel sub-agents. Use when user wants to design an API, explore interface options, compare module shapes, or mentions "design it twice".
Build a throwaway prototype to flesh out a design — a runnable terminal app for state/business-logic questions, or several radically different UI variations toggleable from one route.
Interview the user relentlessly about a plan or design until reaching shared understanding, resolving each branch of the decision tree. Use when user wants to stress-test a plan, get grilled on their design, or mentions "grill me".