Communitygithub.com

bjwanneng/veriflow-cc

VeriFlow-CC: Eine Claude Code-gesteuerte RTL-Design-Pipeline. Automatisiert Chip-on-Chat von der Architektur bis zur Synthese (iVerilog/Yosys) mit einer zustandsbehafteten, abhängigkeitsfreien LLM-Orchestrierungs-Fähigkeit. Bietet Sub-Agent-Verschachtelung für Codegenerierung und verhaltensgetriebene Verifikation.

Was ist veriflow-cc?

VeriFlow-CC ist ein spezialisiertes Skill für KI-Agenten wie Claude Code, das den gesamten digitalen RTL-Design-Workflow automatisiert – von der Architekturspezifikation bis zur Synthese mit iVerilog und Yosys. Es basiert auf einer zustandsbehafteten, abhängigkeitsfreien LLM-Orchestrierung und ermöglicht eine „Chip-on-Chat“-Erfahrung, bei der Benutzer auf natürliche Sprache mit dem Tool interagieren können, um HDL-Code zu generieren, Verifikation durchzuführen und Syntheseabläufe zu steuern. Die Kerninnovation liegt in der Sub-Agent-Verschachtelung: Der Skill delegiert Codegenerierung und verhaltensgetriebene Verifikation an dedizierte Unter-Agenten und sorgt so für modulare, nachvollziehbare Schritte. Dies reduziert manuelle Eingriffe erheblich und beschleunigt die Entwicklung von Hardwarebeschleunigern, benutzerdefinierten Prozessoren und FPGA-Prototypen. VeriFlow-CC ist plattformagnostisch und lässt sich in verschiedenen KI-Agent-Umgebungen einsetzen, wobei es eine klare Trennung von Design, Simulation und Synthese beibehält.

Funktioniert mit✓Claude Code~Codex CLI~Cursor
npx skills add bjwanneng/veriflow-cc

In Ihrer bevorzugten KI fragen

Öffnet einen neuen Chat, in dem dieser Agent-Skill bereits geladen ist.

Dokumentation

Was macht veriflow-cc?

VeriFlow-CC: Eine Claude Code-gesteuerte RTL-Design-Pipeline. Automatisiert Chip-on-Chat von der Architektur bis zur Synthese (iVerilog/Yosys) mit einer zustandsbehafteten, abhängigkeitsfreien LLM-Orchestrierungs-Fähigkeit. Bietet Sub-Agent-Verschachtelung für Codegenerierung und verhaltensgetriebene Verifikation.

Verwandte Skills