Virtuoso 版圖
負責版圖讀取、元件放置、匹配與佈線、接腳/導通孔、GDS 以及 DRC/LVS/PEX。物理驗證完成後，將後模擬量測交給 virtuoso-testbench，參數調優交給 virtuoso-params。
前置檢查
先讀 平台約定 和 環境配置協議，讀取共享本地配置，按需 連接。明確 lib/cell/view、PDK、製程綁定、原理圖版本、目標面積/匹配/電流/寄生要求。技術綁定從資料庫查詢，不相信歷史庫狀態。
讀 layout-python-api.md、layout-skill-api.md 並核對實際安裝簽名。技術綁定介面見 library-python-api.md。
編輯流程
- 讀取階層、真實元件和 terminal 幾何、合法 layer/purpose、製造網格、viaDefs 和現有佈局。不要按截圖猜連接座標。
- 制定放置與走線策略，說明需要的對稱、匹配、共心、guard ring、電源與敏感訊號約束。規則來自配置所選的實際 PDK，不寫死其他製程的數值。
- 預設
modify()，新視圖才用create()；先核對是否會覆蓋。用已確認 PCell 和參數產生元件，避免手繪替代複雜製程元件。 - Python 座標用 tuple/list，SKILL 座標由 API builder 產生。label/via/PCell 能否腳本創建由實際函數與目前版本驗證，不繼承舊 cookbook 的「必須 GUI」結論。
- 使用符合製程規則的走線方向與網格；直角佈線是常用起點，但允許方向與角度由 PDK 決定。pin label 放在正確層/形狀上，label 不自動等於有完整電氣 terminal 的 pin。
- 保存、讀回幾何與埠口並截圖檢查；縮放造成 tiny shapes 不顯示時先讀 shape 數量和 bbox，不重複創建。
驗證與交付
按 verification.md 準備 stream map / deck / top cell，匯出本次新 GDS 並檢查當前 run 日誌。分別報告 DRC、LVS、PEX 狀態，不能由某一項通過推斷其他項通過。沒有工具、license 或 deck 時可交付佈局與檢查計劃，狀態明確為未執行。
佈局改動後重新產生相關驗證結果，禁止把舊 PEX 當成目前版圖結果。交付包含版圖位置、GDS、目前驗證日誌、未解決事項，以及使用者要求的後模擬狀態。