Community생산성 & 협업github.com

Eriemon/hls-generator

AMD/Xilinx Vitis HLS 생성 워크플로우를 위한 에이전트 스킬입니다.

hls-generator란 무엇인가요?

이 스킬은 AI 에이전트가 AMD/Xilinx Vitis HLS(High-Level Synthesis) 생성 워크플로우를 수행할 수 있도록 지원합니다. 주로 C/C++ 기반의 고수준 언어 설계를 RTL(Register-Transfer Level)로 합성하고, Vivado HLS 또는 Vitis HLS 툴체인을 활용하여 FPGA 가속기 개발을 자동화합니다. 에이전트는 합성 가능한 코드 작성, 지시문(directive) 최적화, 시뮬레이션 및 합성 결과 분석, 그리고 IP 패키징 과정을 안내받을 수 있습니다. 이 스킬은 AMD/Xilinx FPGA 기반 컴퓨팅 가속화, AI 추론, 신호 처리, 또는 맞춤형 하드웨어 설계가 필요한 개발자에게 유용하며, 반복적인 HLS 빌드 및 설정 작업을 에이전트에 위임하여 생산성을 높입니다.

지원 대상~Claude Code~Codex CLI~Cursor
npx skills add Eriemon/hls-generator

Installed? Explore more 생산성 & 협업 skills: steipete/gemini, steipete/gh-issues, steipete/skill-creator · View all 6 →

즐겨 사용하는 AI에게 물어보기

이 에이전트 스킬이 미리 로드된 새 채팅을 엽니다.

문서

hls-generator은(는) 무엇을 하나요?

AMD/Xilinx Vitis HLS 생성 워크플로우를 위한 에이전트 스킬입니다.

이 스킬은 AI 에이전트가 다음을 수행할 수 있도록 안내합니다:

  • C/C++ 고수준 합성(High-Level Synthesis)을 위한 AMD/Xilinx Vitis HLS 프로젝트 생성 및 설정
  • 합성 가능한 커널 코드 작성 및 최적화 지시문(#pragma HLS 등) 적용
  • 시뮬레이션(C仿真, Co-simulation) 실행 및 합성 결과 분석
  • 생성된 RTL IP를 Vivado/Vitis 통합 개발 환경에서 사용할 수 있도록 패키징

지원 플랫폼

  • AMD/Xilinx Vitis HLS (2023.1 이상 권장)
  • Vivado HLS (이전 버전)

사용 방법

에이전트와 대화하여 Vitis HLS 워크플로우의 각 단계를 수행합니다. 예를 들어:

  • "새로운 HLS 프로젝트를 생성하고 간단한 벡터 덧셈 커널을 합성해줘"
  • "합성 결과의 리소스 사용량과 지연 시간(latency)을 분석해줘"
  • "이 C 코드에 적절한 HLS 지시문을 추가하여 성능을 최적화해줘"

주요 명령어

  • vitis_hls – Vitis HLS 명령줄 도구 실행
  • open_project, open_solution, set_directive – Tcl 기반 프로젝트 설정
  • csim_design, csynth_design, cosim_design – 시뮬레이션 및 합성 실행

참고

이 스킬은 AMD/Xilinx 공식 문서 및 Vitis HLS 사용자 가이드를 기반으로 합니다. 구체적인 명령어와 옵션은 사용 중인 Vitis HLS 버전에 따라 다를 수 있습니다.

관련 스킬